PLDA(R)通过其PCIe 5.0控制器和博通PHY成功演示32 Gt/s的PCIe(R) 5.0链路

该演示再次向SoC设计人员确认了该组合解决方案的可靠性和灵活性
 
加州圣何塞--(美国商业资讯)--PCI Express®控制器IP解决方案的行业领导者PLDA今天公布了其PCIe 5.0演示结果。该演示通过Broadcom® PCIe 5.0 PHY平台展示了稳定的PCIe 5.0链接训练(32 GT/s)和出色的信号完整性。
 
该解决方案基于面向PCIe 5.0的XpressRICH® IP控制器和博通的PCIe 5.0 PHY IP。该演示通过几种不同的设置，证明了该组合IP可提供出色的信号完整性，32 GT/s速率下的强大链路训练能力，以及PCIe 4.0、PCIe 3.0、PCIe 2.0和PCIe 1.0速度下稳定的向后兼容性。这些测试结果为选择PLDA的PCIe 5.0控制器和博通PHY IP组合解决方案的SoC设计者提供了质量保证。
 
演示概况：
 

• 通过SerDes码型发生器提供的眼图和在眼图上监控的PCIe 5.0 Tx码型，展示了卓越的信号完整性
• 通过Xilinx Vivado ILA和Viavi PCIe分析仪监视的2个板卡的交叉链接，证明了稳定的32 GT/s PCIe链路训练
• 证明了PCIe在真实环境中的16 GT/s、8 GT/s、5 GT/s和2,5 GT/s向后兼容性

 
PLDA首席技术官Stephane Hauradou表示：“对于PLDA技术团队而言，实现稳定的32 GT/s PCIe链路训练是一个重大里程碑。实现这一目标所涉及的复杂性和挑战性随着PCIe版本升级而增加，但我们希望进一步展示我们的PCIe 5.0解决方案，即使它们已经在芯片中得到验证。”
 
有关更多信息或了解PLDA解决方案可如何帮助您的下一个PCIe 5.0设计：
 
请观看PCIe 5.0视频演示。
探索PLDA提供的经过硅晶验证的多种PCIe 5.0解决方案：
 

• PCIe 5.0 Controller IP和原生用户界面的PLDA网站链接
• PCIe 5.0控制器IP和AMBA® AXI用户界面
• PCIe 5.0多端口透明交换IP

• 用于PCIe 5.0的PCS IP

 
关于PLDA
PLDA是半导体知识产权(SIP)的开发公司和许可方，专注于支持数千兆速率（2.5G、 5G、8G、16G、25G、32G、56G、112G）高速互连接口和PCI Express、CCIX及Gen-Z等协议的开发。PLDA现已发展成为该领域的领导者，在62个国家拥有超过3,200个客户和6,800项许可证。PLDA业务遍及全球，在硅谷、法国、保加利亚、台湾和中国大陆均设有办事处。